💡 站外导读：伴随大模型参数压缩与量化技术的日趋成熟，AI 算力竞争的主战场正加速从云端超级数据中心向边缘移动终端、智能座舱与具身设备下沉。然而，传统冯·诺依曼架构因计算单元与存储单元物理分离所导致的“存储墙”与高功耗发热，已成为制约端侧大模型实时推理的根本瓶颈。2026 年 11 月 4 日，国内存算一体芯片先驱后摩智能正式宣布完成数十亿元 B 轮重磅融资，吸引产业资本、国资与国际资本联合下注，宣告存算一体底层架构正全面进入大规模商业化量产与产业生态兑现的深水区。
存算一体突围：端侧大模型为何必须打破“冯·诺依曼内存墙”？
2026年11月4日，国内存算一体（Computing-in-Memory, CIM）AI 芯片领军企业后摩智能正式对外宣布，公司已于近期完成总额高达数十亿元人民币的 B 轮重磅融资。这也是该公司在过去短短一年时间内连续斩获的多轮重磅融资之一，不仅刷新了国内端侧 AI 算力芯片赛道的单笔融资纪录，更向全球半导体产业释放出强烈信号：非冯·诺依曼架构正在从学术探索加速迈向工业量产核心舞台。
在传统的冯·诺依曼计算体系中，计算核心（CPU/GPU/NPU）与存储核心（DRAM/SRAM）在物理布局上相互独立。在执行万亿或百亿参数大语言模型推理时，高达 90% 以上的电能与处理时延并非消耗在矩阵乘加运算本身，而是浪费在将海量权重数据在存储与运算单元之间来回搬运的物理总线上，这便是困扰半导体产业数十年的“内存墙”（Memory Wall）与“功耗墙”（Power Wall）。在手机、笔记本电脑、具身机器人与边缘网关等电池供电或无风扇散热的极端受限场景下，传统架构已无法兼顾大模型的高吞吐与设备的热设计功耗（TDP）。
数十亿资本矩阵集体押注：产业资本与老股东加码背后的商业考量
后摩智能本次 B 轮融资展现出极高规格的投资阵容。不仅涵盖了汽车产业链、工业控制与消费电子等上下游多方头部产业资本的集体领投，更有地方重磅国有资本及全球知名国际投资机构的强力入局，多位早期老股东也在此轮融资中选择全额或超额跟投加码。
资本矩阵的空前集结，根本原因在于后摩智能在存算一体工业化落地路线上取得的实质性跨越。通过在存储介质单元内直接完成高并发的模拟或数字矩阵运算，后摩智能实现了数据“原地存储、原地计算”，从物理根源上彻底阻断了总线搬运带来的能量损耗，使芯片的计算能效比（TOPS/W）相比传统架构实现了数量级的飞跃。
| 架构维度 | 传统冯·诺依曼架构 (GPU/传统NPU) | 后摩智能存算一体架构 (CIM) |
|---|---|---|
| 数据流动路径 | 存储单元 ↔ 总线通道 ↔ 计算核心频繁搬运 | 数据原地存储于存储介质内，直接原位矩阵计算 |
| 能效比表现 | 受限于总线发热，端侧能效比通常在 1~5 TOPS/W | 突破总线功耗死锁，能效比可达数十至数百 TOPS/W |
| 大模型推理延迟 | 受访存带宽（Memory Bandwidth）硬瓶颈卡顿 | 极致超高内部并行度，首字响应时延压缩至毫秒级 |
| 产业化落地阶段 | 存量成熟但技术红利逼近物理极限 | 完成数十亿元融资，正式挺进端侧规模化量产交付 |
从实验室样片到量产交付：后摩智能下一代端侧大模型芯片演进
业内分析指出，此次数十亿元巨资的注入，将重点投入至后摩智能下一代面向端侧大语言模型（LLM）与多模态大模型（VLM）定制化芯片的底层研发。与此前主要面向 CNN 视觉算法的早期存算架构不同，新一代芯片在硬件层面深度适配了 Transformer 架构的核心算子，重点攻克了 Attention 注意力机制中的动态 KV Cache 存算一体调度难题。
此外，这笔资金还将全面用于加速工业级量产交付流水线的建设，以及底层软硬件一体化开发工具链（Houmo Toolchain）的完善。工具链不仅支持将主流开源模型（如 DeepSeek、LLaMA、Qwen、ChatGLM 等）一键量化并编译部署至存算芯片，还提供了精度补偿与算子自适应切分方案，彻底打通开发者落地的最后一公里。
端侧算力战火重燃：智能座舱、具身智能与边缘基建的终极落地博弈
随着云端 API 调用的高昂网络延迟与数据隐私风险日益凸显，无论是车企在智能座舱内引入全双工自然交互语音助手，还是工业客户在边缘巡检机器人上部署端到端视觉控制模型，本地离线算力已成为无可替代的刚需。后摩智能本轮融资的落地，宣告中国存算一体芯片正式摆脱“学术试验品”标签，在万亿级端侧边缘智能革命中构筑起坚实的自主可控护城河。
📝 站长洞察 (Editor’s Insight)
后摩智能此轮数十亿元 B 轮融资的落地，不仅是一家半导体独角兽的资本胜利，更是对整个端侧 AI 算力架构范式迁移的风向标。在后摩尔定律时代，单纯依赖半导体制程微缩带来的能效红利已消耗殆尽，而端侧设备对功耗、成本与物理散热的极度敏感，使得每瓦 TOPS（算力能效比）成为决定大模型能否在端侧‘常驻待机’的绝对硬指标。存算一体通过在存储介质内部直接完成矩阵乘加运算，将数据搬运功耗从根本上消除，是打破‘内存墙’的最优解之一。然而，存算一体芯片的真正难点不仅在于模拟/数字混合电路的设计与制程良率，更在于上层编译器工具链（如对 Transformer、MoE 架构的自适应算子切分与精度补偿）的成熟度。谁能率先跑通软硬一体的高效开发栈，谁才能在接下来的端侧 Agent 换机潮中占据主导地位。
